blog/2019-01-23/Verilogはじめました のバックアップ差分(No.1)

• バックアップ一覧
• 現在との差分 を表示
• 現在との差分 - Visual を表示
• ソース を表示
• バックアップ を表示
• blog/2019-01-23/Verilogはじめました へ行く。
  • 1 (2019-01-23 (水) 19:08:04)

• 追加された行はこの色です。
• 削除された行はこの色です。

#blog2navi()
**[[Verilogはじめました>blog/2019-01-23/Verilogはじめました]] [#y2878c61]

[[Verilog]]を覚え始めた．

普通のプログラミング言語だと逐次処理されるんだけど，FPGAみたいなものだとそれぞれの素子が同時に動くので，プログラムが逐次処理じゃない~
逐次処理だと思ってプログラミングすると混乱する．

この信号がHになってから，この信号をLにしてとか考えてるとタイミングが違ってしまう

中々慣れなそう(^^;)

RIGHT:Category: [[[Verilog>blog/Category/Verilog]]] - 19:07:25
----
RIGHT:&blog2trackback();
#blog2navi()