• バックアップ一覧
• 差分 を表示
• 現在との差分 を表示
• 現在との差分 - Visual を表示
• ソース を表示
• soft/Yosys へ行く。
  • 1 (2015-01-19 (月) 12:27:35)
  • 2 (2017-04-17 (月) 16:12:58)
  • 3 (2018-08-30 (木) 17:58:33)

Yosys - - Verilog RTL論理合成用のフレームワーク

メインページ	http://www.clifford.at/yosys/
参考ページ1	http://
参考ページ2	http://
概要	Verilog RTL論理合成用のフレームワーク
カテゴリ	[研究・開発・設計/FPGA・CPLD ], [研究・開発・設計/その他(研究、開発、設計) ]
関連ソフト	Arachne-pnr
検索	YosysをGoogleで検索
ライセンス	フリー
Debianパッケージ	yosys
Ubuntuパッケージ	検索 , あればパッケージ登録→
RPMパッケージ	検索 , あればパッケージ登録→
FreeBSD Ports	検索 , あればパッケージ登録→
登録日	2014-11-19

説明

Verilog RTL論理合成用のフレームワーク

コメント