ペンギンの杜

• 追加された行はこの色 です。
• 削除された行はこの色 です。
• soft/Yosys へ行く。

*Yosys - - Verilog RTL論理合成用のフレームワーク [#h0546c90]
|メインページ|>| http://www.clifford.at/yosys/|
|参考ページ1|>| http://|
|参考ページ2|>| http://|
|概要|>|Verilog RTL論理合成用のフレームワーク|
|カテゴリ|>|&soft_rcate(category/);|
|関連ソフト|>|&related2(soft/);|
|検索|>|&ins_gsearch(Yosys);|
|ライセンス|フリー|&amazon_ad();|
|Debianパッケージ|[[yosys:http://packages.debian.org/yosys]]|~|
|Ubuntuパッケージ|[[yosys:http://packages.ubuntu.com/yosys]]|~|
|RPMパッケージ|[[yosys:http://fr2.rpmfind.net/linux/rpm2html/search.php?query=yosys]]|~|
|FreeBSD Ports|[[検索:http://www.freebsd.org/cgi/ports.cgi?stype=name&query=Yosys]],&soft_addpkg(ports);|~|

|FreeBSD Ports|[[yosys:http://www.freebsd.org/cgi/ports.cgi?stype=name&query=yosys]]|~|

|登録日|2014-11-19|~|

***説明 [#q8e8b7d4]
Verilog RTL論理合成用のフレームワーク

----
***コメント [#u6c3dfaf]
#comment(above)