iverilog -o [出力ファイル名] -s [トップモジュール名] [Verilog-HDL ファイル1] [Verilog-HDL ファイル2] […]
テストベンチを作ってその中の「$dumpfile(〇〇.vcd)」でダンプファイルを指定した場合,コンパイルしてできた出力ファイルを実行すると「〇〇.vcd」というファイルができるのでこれを「gtkwave」で表示する
gtkwave **.vcd