広告
広告Covered - - Verilogのコードを解析
| メインページ | http://covered.sourceforge.net/
|
|
| 参考ページ1 | http:// | |
| 参考ページ2 | http:// | |
| 概要 | Verilogのコードを解析 | |
| カテゴリ | [研究・開発・設計/FPGA・CPLD ], [研究・開発・設計/電気・電子 ] | |
| 関連ソフト | -- | |
| 検索 | CoveredをGoogleで検索 | |
| ライセンス | フリー | |
| Debianパッケージ | covered
|
|
| Ubuntuパッケージ | covered
|
|
| RPMパッケージ | covered
|
|
| FreeBSD Ports | 検索
,
|
|
| 登録日 | 2008-4-28以前 | |
説明
Verilogのコードを解析
